

並行同期 EFSM 群を用いたバックボーン向け ネットワークモニタ回路の実装と評価

桐村 昌行[†] 高本 佳史[†] 安本 慶一^{††} 中田 明夫[†] 東野 輝夫[†]

[†]: 大阪大学大学院基礎工学研究科情報数理系

^{††}: 滋賀大学経済学部情報管理学科

近年, インターネットや高速ネットワークの発展に伴い, DoS 攻撃やフラッディングなどの悪質な行為が増加している. このため, 高速ネットワーク上の大量のトラフィックをリアルタイムで監視するネットワークモニタの必要性が高まってきている. 高速回線上のネットワークモニタを実装する方法として, 処理の高速化やモニタ項目の頻繁な修正などに対処できるよう, FPGA などの再構成可能なハードウェア回路で実装することが考えられる. 本研究では, 並列処理やパイプライン処理による高速化を考慮して, 複数モジュールの並行動作と協調及び時間制約を扱うことができる時間制約付き並行 EFSM 群としてネットワークモニタをモデル化し, その形式記述から FPGA 回路を自動生成する手法を提案すると共に, 異なるモニタリング項目毎に FPGA 回路を合成し, その実装実験の結果について報告する.

Design and Implementation of Network Monitoring Circuits for High Speed Networks

Masayuki Kirimura[†], Yoshifumi Takamoto[†], Keiichi Yasumoto^{††},
Akio Nakata[†] and Teruo Higashino[†]

[†]: Dept. Info. and Math. Sci., Osaka Univ., Toyonaka Osaka., Japan

^{††}: Dept. Info. Proc. and Man., Shiga Univ., Hikone Shiga., Japan

Recently, with the progress of the Internet and high-speed networks, vicious acts for attacking networks such as DoS attack and flooding are increased. For detection of such attacks in high-speed networks, we need real-time network monitors which can handle millions of IP packets per second. Since the monitoring items and the number of monitoring packets often change, it is needed that we can modify the developed network monitors easily and/or add facilities for detecting new types of attacks. One way to develop such high-speed network monitors is that we use reconfigurable circuits such as FPGAs and adopt speed-up techniques such as parallel processing and pipe-line processing. In this paper, we define a concurrent model called concurrent synchronous EFSMs to specify such network monitors and propose a technique to synthesize a FPGA circuit from a specification of a network monitor. We also show some experimental results obtained by using the developed synthesis tool where we have synthesized different types of FPGA circuits depending on the monitoring items and packets.

1 まえがき

近年のインターネットの普及は目覚ましいものがある. それに伴い, インターネット上で扱われる情報は日々重要性を増している. 現在のインターネット関連市場の拡大からも, この傾向は今後ますます強まっていくことが予想される [1, 6, 10]. そのため, ハッカーなどによる悪意のある行為からホストを守る, ネットワークセキュリティの重要性が増している. そういった行為を検出するソフトウェアやハードウェアもいくつかあり [7, 8, 9], 文献 [7] では, FDDI ネットワーク上においてリアルタイムで検出可能なネットワークモニタが提案されている. また, 文献 [8, 9] では分散型の DoS 攻撃の検出につ

いて提案されている. その他にもさまざまな検出ツールが市販されている. 中でもリアルタイムネットワークモニタは, (1) 攻撃をリアルタイムに検出できる (2) 侵入者に侵入検知システムの存在を隠蔽できる (3) 現在のモニタリングに影響を与えずに, 比較的簡単に新しい型の攻撃を検出する機能を追加できる, などの理由から近年注目されている.

従来このようなネットワークモニタは, モニタ項目の頻繁な変更などの理由のため, ソフトウェアとして実装される場合が多かった. しかし, 高速ネットワークの発展に伴い, ギガビットイーサネットのような広帯域ネットワークがますます一般的になってきており, こういった高速ネットワーク上で悪質

な行為をリアルタイムで検出することを考慮した場合、ネットワークモニタ自身の処理の高速化が必要となる [5]。いくつかのネットワークモニタはハードウェアとして実装されているが、高速ネットワーク上でのモニタリングの一つの適用例にすぎない [2, 3]。一方、モニタリング項目の追加や変更を容易に出来る、柔軟性のあるネットワークモニタが必要とされている。こういった柔軟性を実現する一つの方法として、ネットワークモニタをFPGAなどの再構成可能なハードウェア回路で実装することが挙げられる。また、並列処理やパイプライン処理を行なうことによってネットワークモニタ処理の高速化が考えられる。

我々の研究グループでは、従来から複数のモジュールの並行動作と協調を扱うことができる並行同期EFSM群を用いてシステムの仕様をモデル化し、その形式記述からハードウェア回路を自動生成する手法を提案してきた [12, 13, 15]。本稿ではその手法を利用し、新たに、ネットワークモニタの処理をモデル化した形式記述からその仕様に相当するネットワークモニタの回路を自動生成する手法を提案する。その際、処理の高速化のため、並列処理やパイプライン処理を考慮すると共に、実装の変更を容易にするため、ハードウェア回路として再構成可能なFPGA回路を自動合成する。

本手法を用いることのメリットとして、ネットワークモニタのデザイナーはパイプライン処理のようなハードウェア技術に関する知識を必要とすることはなく、ネットワークモニタの動作をEFSMを用いて記述し、それらのEFSM間における同期処理について記述するだけで簡単に設計できる点があげられる。デザイナーはモニタリングしたい項目をEFSMで記述し、あらかじめ我々がライブラリ化しているネットワークのモニタリングに必要な基本機能をいくつか抽出し、それらを組み合わせるだけで環境に応じたネットワークモニタを設計することができる。

本稿では、モニタリングの基本機能の中で最も基本的なものと考えられる (1) IPフラッディング [1, 6] しているパケットのIPアドレスを検出するモジュールと (2) SYNフラッド [1, 6] を検出するモジュール、について述べる。ここでIPフラッディングとは、あるホスト(サーバ)に対して短時間に大量のパケットが送りつけられることを指し、他の利用者がそのホストからのネットワークサービスを受けることの妨げとなる。またSYNフラッドとは、2端末間のTCPベース通信を利用した攻撃方法で、ある端末の通信ポートを塞ぎ通信を妨害する。これら二つのモジュールはライブラリとして登録しており、デザイナーはこれらをプリミティブとしてネットワークモニタに組み込むことができる。またIPフラッディングを検出するためには、ネットワーク攻撃の種類やモニタリングするネットワークの帯域によって適切な閾値を決定したり、1秒間あたりネットワークモニタを通過するパケットの数がその閾値を越えるかどうかを調べる必要がある。このようなDoS攻撃が実際に起こっているかどうかを判断する統計データについてはさまざまな論文で報告されている [4, 5, 10]。我々はこれらのデータを用いて、IPフラッディングにおける適切な閾値




図 1: 通常の2端末間通信




図 2: SYNフラッド

を決定しており、ライブラリに対してこれらのデータを引数として与える。この閾値を用いて提案するネットワークモニタが毎秒100万パケット以上のIPパケットを処理し、IPフラッディングをリアルタイムに検出するために、自動合成によって得られたFPGA回路における必要な並行プロセス数を決定している。これらの理由によりFPGA回路を自動合成することを考えている。

評価のために、まずネットワークモニタの仕様を並行同期EFSM群でモデル化し、文献[12, 13, 15]の手法を用いてハードウェア記述言語VHDLの記述に自動変換した。その記述をSYNOPTSYS社の論理合成ツール [16] を用いてRTレベルのFPGAレベル回路に論理合成した。実装実験の結果、適切な面積でかつ、毎秒100万パケット以上処理できる回路を合成できることを確認した。

2 ネットワークのセキュリティの侵害と対象とする検出項目

2.1 サービス妨害

インターネットで用いられる技術の多くは幅広いサービスの要求に応えるように設計されている。しかし、本来システムが想定していなかった使い方をされた場合に、サービス不能や能力低下の状態に陥る場合がある。このような状態を意図的に引き起こす行為をサービス妨害攻撃 (Denial of Service attack) と呼ぶ。このような攻撃の代表的な例として、悪意のある者がセキュリティ対策が不完全なサーバに大量のパケットを送り、そのサーバに負荷を掛けパフォーマンスを低下させることが考えられる。このデータの洪水のことをIPフラッディングという。これらのパケットは複数のサーバを経由して送られるため、犯人を特定することが難しい。

2.2 SYNフラッド

通常2端末間におけるTCPベースの通信は図1のように、まず、(a)送信者ホストSがSYNパケットを通信相手ホストRに送信し、通信依頼をすることから始まる。次に(b)ホストRがSYN+ACKパケットをホストSに送信し、通信の許可をする。最後に(c)ホストSがACKパケットをホストRに送信することによって受理し、通信が開始される。ただし、次のような例がある。図2のように、まず




図 3: Smurf

(a') 悪意のある送信ホスト S' がホスト R' に SYN パケットを送る。その際、架空のホスト X の IP アドレス名義で送信をする。そのため、(b') ホスト R' は SYN+ACK パケットをホスト X に送信し、ACK パケットが返ってくるのを待つことになる。この間ホスト R' は一定期間、ACK パケットがいつ届いても通信を開始できるように通信ポートを確保している。この間にホスト S' が同様の SYN パケットをホスト R' に送り続けると、ホスト R' の通信ポートはすべて埋められてしまい、他のホストとの通信ができなくなる。このような攻撃を SYN フラッドという。そのため、SYN フラッドを検出するためには、SYN+ACK パケットと ACK パケットの対応を監視する必要がある。2 端末間の通信において第三者が介在していないかどうかを調べる必要がある。

2.3 Smurf

複数のホストを使ったフラディングとして Smurf と呼ばれる攻撃があげられる。この攻撃は攻撃者が攻撃対象に対して ICMP (Internet Control Message Protocol) echo (ping) をブロードキャストすることによって行なわれる。具体的には、図 3 のように、攻撃者 (Attacker) はまず、(a) 攻撃したい相手 (victim) になりすまし、あるサブネット (図 3 中では 133.1.236.0/24 に属するホスト群) に対して ICMP echo (ping) を行う。これにより特定のホストではなく、サブネットに対して IP レベルのブロードキャストを実行する。次に、(b) エコーリクエストを受け取ったサブネット上のすべてのホストが一斉にその応答を返す。送信元 IP アドレスは被害者 (victim) になりすまされているため、リクエスト応答はすべて被害者 (victim) に送られる。これを連続的に実行すると、結果的には被害者 (victim) に対して大量の ping 応答パケットが送られ、被害者 (victim) ホストのパフォーマンスが低下する。これが Smurf である。この Smurf を検出するためには、ICMP エコーリクエスト、ICMP ブロードキャストのトラフィック量を監視する必要がある。

2.4 ネットワークモニタの packets 監視

ネットワークモニタは、あるネットワーク上に流れる多量の packets を監視し、ネットワーク中どのような packets がどの程度流れているかを監視するシステムのことである。ネットワークモニタは図 4 のように LAN などの回線と並列して配置されることが多く、packets 情報を取得するヘッダ情報取得部と得られた情報を解析するネットワーク




図 4: ネットワークモニタの概観




図 5: Network Monitoring Module

観測部で構成されている。提案するネットワークモニタではバックボーンでの packets 監視を目的としており、大量に流れる packets から攻撃を受けている (している) ホストの IP アドレスを素早く割り出すために、高速なハードウェアでの実装を行なっている。なお、ヘッダ情報取得部については Gb/s 以上のネットワークに対応している既存のものを利用することを前提とし、取得したヘッダ部には、その packets の宛先や送信元 IP アドレス、packets の種類などの記された bit 列が得られるものとする。[2, 3]。図 5 は、図 4 中のネットワーク観測部の内部の基本構成である。ネットワーク観測部は図 5 のように複数のモジュールを並列に設置し、並行に処理を進める。各モジュールはモニタに必要な基本機能 (プリミティブ) を表している。

3 並行同期 EFSM 群による回路の記述と実装の概要

本稿では、システムを並行に動作する複数の拡張有限状態機械 (EFSM) 群とその間の同期指定でモデル化し (並行同期 EFSM 群と呼ぶ)、対応する回路記述言語 VHDL へと変換することで、回路を生成する [12, 15]。

3.1 並行同期 EFSM 群

並行同期 EFSM 群では、各 EFSM は有限個のレジスタ (変数) を持ち、各遷移 (イベントと呼ぶ) では、ゲートと呼ばれるサービスアクセスポイント (SAP) を介して、入力値をレジスタに取り込んだり、外部に出力することができる。また、ガードと呼ばれる論理式が各イベントの実行条件として設定できる。イベントの実行によるデータの入力・




図 6: 並行 EFSM 群の例

出力は、それぞれ $a?x : t[f(x)]$, $b!Eq$ のように表す。ここで、 a や b は入出力用のゲートの名前であり、 $?x : t$ は入力値の変数 x (型は t) への代入、 $[f(x)]$ はガード、 $!Eq$ は式 Eq の計算結果の出力を表す式である。なお、複数データの同時入出力 ($a?x!10$ など) も記述できる。

並行同期 EFSM 群では、与えられた EFSM 群の任意のサブセットが、あるゲートのイベントを同時に実行することによって、そのゲートを介してデータ交換を行わせることが可能である (マルチランデブ [14] と呼ばれる)。

EFSM 間でどのイベントを同期実行するかは、LOTOS [14] の並列オペレータを用いて以下のように指定する。

$$S ::= S \parallel [gate_list] S \mid S \parallel S \mid (S) \mid E$$

ここで、 E は EFSM の名前であり、 $gate_list$ にはオペレータの両側で同期させたいイベントのゲートの並びを指定する。また、 \parallel は、オペレータの両側でイベントを同期させる必要が無いことを指定する ($gate_list = \emptyset$ に相当)。

また、一対の EFSM 間での同期だけでなく、 $E_1 \parallel [a] (E_2 \parallel [a] E_3)$ のように多数の EFSM 間での同期の指定も可能である。これは、マルチキャスト通信のような 1 対多や多対多通信、同一リソースへ複数 EFSM が同時にアクセスする際の排他制御などを記述する際に有用である。

図 6 の $E_1 \parallel [a, b] (E_2 \parallel [a] E_3)$ では、 a のゲート名を持つイベントにおいて、 E_1, E_2, E_3 全ての EFSM 間で同時に実行されなければならない。例えば、 E_1, E_2, E_3 の各イベント $a!0, a?x, a?y$ が同期実行される場合、イベント $a!0$ による出力値 0 がイベント $a?x$ の変数 x と、イベント $a?y$ の変数 y に受け渡される。(ただし、出力値 0 と変数 x, y の型が一致する必要がある)。また、 E_1, E_2, E_3 の各イベント $a!1, a!f(x), a?y$ が同期実行される場合、関数 $f(x)$ の値は出力値 1 と等しくなければならない。

イベントにおいて、 E_1 が E_2 と E_3 のどちらか一方と同時に実行されなければならない。例えば、図 6 の $E_1 \parallel [a, b] (E_2 \parallel [a] E_3)$ では、 b のゲート名を持つイベントにおいて、 E_1 のイベント $b!0$ が実行される場合、その出力値 0 が E_2 のイベント $b?x$ の変数 x 、あるいは、 E_3 のイベント $b?z$ の変数 z に受け渡される。(ただし、出力値 0 と変数 x, z の型が一致する必要がある)。

3.2 マルチランデブ制御のための情報

	E_1	E_2	E_3
p_1	$(a!0,$	$a?x$	$a?y)$
p_2	$(a!0,$	$a!f(x)$	$a?y)$
p_3	$(a!1,$	$a?x$	$a?y)$
p_4	$(a!1,$	$a!f(x)$	$a?y)$
p_5	$(b!0,$	$b?x)$	
p_6	$(b!0,$		$b?z)$

表 1: Possible instances

	E_1	E_2	E_3
r_1	$(a!0,$	$a?x, a!f(x),$	$a?y)$
r_2	$(a!1,$	$a?x, a!f(x),$	$a?y)$
r_3	$(b!0,$	$b?x)$	
r_4	$(b!0,$		$b?z)$

表 2: マルチランデブ表

並行同期 EFSM 群では、イベントの同期を $\parallel [a, b]$ オペレータなどを用いて指定するため、その実行時には同期イベントの組合せとその同期条件を動的に判定し決定しなければならない。ハードウェア実装においてこのような動的な計算はパフォーマンスの低下を招く。そこで、ハードウェア実装を容易にするために、(1) 同期する EFSM の名前の組、(2) それらの間で実行されるイベントの組、(3) それらのイベントの実行のため成立しなければならないガード式、に関する情報をあらかじめ静的に全て求める。例えば、図 6 でのマルチランデブを考えてみる。まず、全ての同期イベントの同期実行可能な組合せをあらかじめ求める。実際に求めたものを表 1 に示す。 E_1, E_2, E_3 全ての EFSM で同期指定されているイベント a の同期実行可能な組合せは p_1 から p_4 、 E_1 と E_2 が E_3 のどちらか一方と同期指定されているイベント b の同期実行可能な組合せは p_5 と p_6 である。

これらの同期実行可能な組合せの数は一般的に多くなってしまいうため、複数の組合せを 1 つにしたマルチランデブ情報と呼ばれる組にまとめる。各マルチランデブ情報は (1) 各 EFSM 間で同期実行されるイベントの組と (2) その同期実行条件の 2 つからなる。ここでは、それぞれの組合せが同期条件とガード式を満たす組合せのみを抽出している。これら全てのマルチランデブ情報をまとめたものをマルチランデブ表と呼び、図 6 におけるマルチランデブ表は表 2 のようになる。

与えられた並行同期 EFSM 群から、マルチランデブ表を自動的に抽出する方法は、文献 [13] に詳細が記述されているため、ここでは省略する。

3.3 回路化の概要

我々が文献 [12, 13, 15] で提案している回路合成法では、最終的な回路を以下の部分から構成する。

- (1) 同クロックで動作する各 EFSM を実現する順序回路
- (2) マルチランデブ制御部

図 6 の仕様に対して生成される回路の構成を図 7 に示す。




図 7: ハードウェアの全体構成




図 8: 同期判定回路の構成

各 EFSM を実現する順序回路は、現在の状態を保持する状態レジスタ、クロック値を保持するカウンタレジスタを持ち、各クロック周期ごとに、現状態から実行可能なイベントのうち一つを実行し、指定された次の状態に移る(実行可能なイベントが存在しない場合には現状態で待機する)。EFSM 中で用いられている各変数は、レジスタとして実現され、変数へのデータ入力を行うイベントの実行によって、各レジスタの値は随時更新される。

- マルチランデブ制御部は、
- (1) 各クロック周期ごとに各同期イベント組が実行可能であるかどうかの判定を行う同期判定部
 - (2) 排他的にしか実行できない複数の同期イベント組が同時に実行可能となった場合に実行させる同期イベント組の選択を行う競合回避部

から構成している [13, 15]。

(1) の同期判定部では、ランデブ情報ごとに同期判定回路を設ける(図 7 中の $R_1 - R_4$)。同期判定回路は、ランデブ情報に属する同期イベントを実行するすべての EFSM から、その同期イベントが現状態から実行可能であるかどうかを示す信号(Event Enabled)を受け取る。すべての EFSM からの出力が真ならば、その同期イベント組は実行可能となる。その場合は、同期判定回路から各 EFSM に対して同期が可能であることを示す信号(Rendezvous Enabled)を送る。この判定回路は、 n 入力(n は同期を行う EFSM の個数)の AND 回路で実現できる。

例えば、図 6 では表 2 より、イベント a に関する同期判定回路は図 8 のようになる。 E_1 のイベント $a!1$ が実行可能になると E_1 の順序回路から各 R_j ($j = 1..4$) に対してランデブ可能信号 $a_{j,1_ok}$ の値が 1 になり、各ゲート R_j の AND ゲートに送られる。同様に E_2 , E_3 においてイベント $a?x$,

$a?y$ が実行されると、各ランデブ可能信号 $a_{j,2_ok}$, $a_{j,3_ok}$ が 1 になり、各ゲート R_j の AND ゲートに送られる(図 7 の“Event Enabled” 信号)。これにより、 R_j の AND ゲートの入力値がすべて 1 となるため、その出力信号 a_{j_ok} の値が 1 になる(図 7 の“Rendezvous Enabled” 信号)。そして、この信号が各 EFSM E_1, E_2, E_3 に送られイベント a が実行される。このようにして表 2 の r_1 に相当する同期組合せが実行される。

(2) の競合回避部では、互いに競合する複数のイベントが同時に実行可能となった場合に、いずれか一つを選択するための回路である。選択の方法はいくつか考えられるが、本手法では、あらかじめ設定しておいた優先度に従って選択を行うこととした。この選択を行う回路は、プライオリティエンコーダを用いて実現できる。図 6 では表 2 より、同期イベント b に対して r_3 と r_4 の二つの同期組合せがある。例えば、 r_3 の組合せに対して r_4 の組合せよりも優先度を上げたい場合、図 7 のように競合回避部を設置すればよい。

また、同期イベントの実行可能性判定に、他の EFSM のイベントの出力値を必要とする場合に備えるため(ガード式の判定に他の EFSM の出力値が必要な場合など)、各同期イベント組の属する EFSM 間にデータ転送用バスを設置した。データ転送用バスは、複数の同期イベント組で同時に同期判定される可能性を考慮して、基本的にランデブ情報ごとに設置するが、ある条件を満たすランデブ情報をグループ化し、バスを共用させることで、効率化を計るなどの工夫も考えられる。詳細については文献 [11, 15] で述べている。

3.4 回路合成ツール

我々は、与えられた動作仕様をハードウェア回路化するツールとして、仕様記述言語 LOTOS [14] で書かれた動作仕様を、中間ファイル(EFSM とその間のマルチランデブ表)に変換し、レジスタ転送レベルの VHDL 記述を生成するためのツールを開発している [12, 13, 15]。また、生成された VHDL 記述は SYNOPSIS 社の論理合成ツール F-PGA Express [16] を用いることによって FPGA レベルのハードウェア回路に実装可能である。また、このツールによって、生成する回路のサイズやクロック周波数などもあらかじめ知ることができる。

4 DoS 攻撃検出回路の概要

本稿で取り扱う DoS 攻撃検出回路は、インターネットバックボーンのような 100 万パケット/秒以上のトラフィックの高速ネットワーク上のトラフィックを監視し DoS 攻撃を検出するための回路である [5]。従来のモニタリング方法では、ネットワーク上にどのような IP パケットのトラフィックがあったかのログをハードディスク等の高速メディアに記録し、その結果を解析してフラッディング IP アドレスを特定する [4]。この方式では、詳細な監視、分析が可能な反面、高速ネットワークの監視をリアルタイムで行うのは容易ではない。また、そのためのコストも大きくなる。

そこで、本検出回路では FPGA などを用いた回路化による高速化の他にパイプライン処理を実装




図 9: フラッディング検出モジュールの全体構成




図 10: IP_COUNTER モジュールの構成

することにより、リアルタイム処理に対応することを考える。

また、モニタしている回線を一定時間に通過するパケット数を IP アドレス毎に保持しておくためには、 $2^{32}(\text{address}) * 32(\text{bit}/\text{address})$ ビットのメモリ領域が必要となる。ハッシングなどの方法でこの量を減らすことは可能であるが、本質的には膨大なメモリ領域を必要とすることには変わりがない。

本稿では、構成する FPGA 回路の規模を小さくし、クロック周波数を大きくするため、できるだけメモリーを消費しない(FPGA 自身に格納可能なレジスタのみを使用し、外部メモリーを使用しない)構成法を考えることにする。

以下では、2.2 節で述べたプリミティブのうち、以下の 2 つのモジュールの構成と概要について述べる。

- (1) IP フラッディング検出回路
- (2) SYN フラッド検出回路

4.1 IP フラッディング検出モジュール

2.3 節で述べた Smurf に代表されるような DoS 攻撃は主にある特定のアドレス宛に大量のパケットを送信されることによって行なわれる。そこで、本検出モジュールではあるネットワーク上においてフラッディングを受けているホストの IP アドレスを特定することを主目的とする。この際、フラッディングを引き起こしているパケットの送信元アドレスも報告する。一般的に送信元アドレスは spoofing によって偽られている場合が多いが、踏台になっているセキュリティ対策が不完全なホストの検出にも役立つと考えられるためである。

4.1.1 IP フラッディング検出回路の構成

提案する回路の全体構成は図 9 のようになる。この回路の入力は図 4 のヘッダ情報取得部より得られ

たパケットヘッダ情報である。

まず GET_PACKET モジュールによってこのヘッダ情報からそのパケットの送信元(宛先)IP アドレスを取得する。FILTERING モジュールでは、すでにフラッディングを起こしていると判定された一定個数の IP アドレスを保持しておき、保持しているアドレスと同じアドレスを持つパケットをフラッディング候補から外す。それ以外の IP アドレスの場合は次の IP_COUNTER モジュールにデータを渡す。IP_COUNTER モジュールでは、FILTERING モジュールを通過した 32 ビットの IP アドレスを同一ビット数のいくつかのビット列(パーティション)に分割する。ここでは各パーティションのビット数をパーティションサイズと呼ぶ。各パーティションの区切り方はさまざま、パーティションサイズが 4bit ならパーティションの数は 8 つであり、各パーティションのビットパターンは 16 通りになる。各パーティションではビットパターンの数に応じて、同数のカウンタを並列に設置し、そのビットパターンと一致するパケットの数をカウントする。このカウンタがある一定時間においてあらかじめ設定している閾値を越えればそのビットパターンを被害者(攻撃者)の IP アドレスの一部であるとみなす。全てのパーティションにおいてビットパターンが決定されるまで同様の処理を繰り返す。このようにして被害者(攻撃者)の IP アドレスを特定する。なお、この過去に検出された複数のフラッディング IP アドレスを格納しているのが図中の FLOODING_TABLE モジュールである。

分割によるメリットはカウンタの許容範囲を狭くすることによるメモリ領域の削減とそれによる処理の高速化である。ただし、フラッディングしている IP アドレスを先頭から特定していく方法では、IP フラッディングを検出できない場合もある(あるドメインからの通信トラフィックの総量が多い場合など)、特定するパーティションの順番を入れ換えることで、ある程度対処できる。

IP_COUNTER モジュールの詳細を図 10 に示す。図 10 は 4 ビットずつ 8 つのパーティションに分割している例であり、並行してカウント処理を行なう 8 つのカウントモジュール BitCounter0~BitCounter7 と検出された IP アドレスを格納する 8 つのメモリ BitTable0~BitTable7 からなる。

まず、一番上位の 4 ビットを担当している BitCounter0 において、ある一定期間に最も頻出したビットパターンをフラッディングを引き起こしているアドレスの一部とみなし、カウント処理と閾値を越えているかどうかの判定によって検出する。

検出されたビットパターンはメモリ BitTable0 に保存しておく。次に BitCounter1 は上位 4bit が BitTable0 の値に一致したアドレスのみカウント処理する。そして同様に頻出したビットパターンを検出し、その値を BitTable1 に保存する。

以上の処理を順に BitCounter7 まで行なう。このように上位から順番に 4bit ずつ特定し、BitTable0 から BitTable7 のビットパターンを結合することによって、最終的にフラッディングしている IP アドレスを特定する。

なお、これら 8 つの BitCounter と 8 つの BitTable を図 10 のように配置することにより、IP ア




図 11: BitCounter モジュールの構成




図 12: SYN フラッド検出モジュールの全体構成

ドレスがパイプライン的に処理されるため、1 秒間あたりの処理パケット数も多くできる。

4.1.2 BitCounter の処理

パーティションサイズを 4bit にして IP アドレスを分割した場合、0000 から 1111 の 2^4 個の Pt-Counter から成る。なお図中の矢印はマルチランデブによる同期を表す (FILTERING モジュールとは、すべての PtCounter が同期し、下位の BitTable とは 1 つの PtCounter が排他的に同期する)。Pt-Counter の構成は簡単で、入力されたビットパターンが自分のビットパターンに一致すればカウンタの値を 1 増やす。この処理をある一定期間繰返し、ある閾値に一番最初に到達したビットパターンを BitCounter の出力とする。

この閾値はモニタが観測するネットワークの環境によって変化させることができる。また、与えられた閾値を越えるビットパターンが出現しない場合、BitCounter モジュールはフラディングが起こっていないものと判断し、適当な間隔で PtCounter のカウンタ値を同時にリセットして最初から再度特定を行う。

4.2 SYN フラッド検出モジュール

4.2.1 SYN Flood Detection Circuit

SYN フラッド検出モジュールの全体構成を図 12 に示す。4.1 節で述べたフラディング検出モジュールと同様、まず、GET_PACKET モジュールで図 4 のヘッダ情報取得部より得られたパケット情報を取得し、必要な情報を抽出する。

ここで抽出する情報は、

- (1) 送信元 IP アドレス
- (2) 宛先 IP アドレス
- (3) TCP ヘッダの制御用フラグビット列

の 3 つである。送信元、宛先 IP アドレスは共に 32bit のビット列である。(3) のフラグビット列は 6bit から成り、このビット列によってパケットの種類を表している。この中には SYN パケット、SYN+ACK




図 13: SYN_COUNTER モジュール

パケット、ACK パケットを区別する (SYN,ACK) の二つのフラグビットを含む。このビット組が (1,0) なら SYN パケット、(1,1) なら SYN+ACK パケット、(0,1) なら ACK パケットを表している。

図 12 の FILTERING モジュールによって、これらの情報から (SYN,ACK) ビット組を調べ、SYN+ACK パケットと ACK パケットのみを抽出する。さらに、FILTERING モジュールは SYN フラッド被害を受けているホストを検出するために、SYN+ACK パケットならば宛先アドレスを、ACK パケットならば送信元アドレスを抽出する。そして例えば被害者のアドレスのうち 4bit のパターンを特定したい場合、0000 から 1111 のそれぞれのビットパターンに相当するカウンタモジュール (SYN_COUNTER) 2^4 個にアドレス情報を渡し、ビットパターンの出現回数をカウントする。この SYN_COUNTER モジュールについて次に詳しく述べる。また、抽出するビットパターンだが、本手法では 32 ビットの IP アドレスのうち、ランダムにそのビット列を抽出している。このビットパターンを取得するアルゴリズムは簡単に変更可能であり、ネットワークモニタを設置するネットワークの環境に応じて即座に変更することが可能である。

4.2.2 SYN_COUNTER の処理

IP アドレスを受信した各 SYN_COUNTER モジュールは図 13 のような構成をしており、以下の作業を行なう。なお、図中の矢印は、イベント同期によるデータの受渡しを表す。

まず、PT_CHECKER モジュールによって IP アドレスから指定のビット列を取得し、各カウンタモジュールが担当するビットパターンと一致しているかどうかを判断する。パターンが一致していれば、次に SA_CHECKER モジュールに処理を渡す。このモジュールは (SYN,ACK) のビット組に注目し、SYN+ACK パケットか ACK パケットかを調べる。もし SYN+ACK パケットなら、メモリ MEM の値を 1 増やす。また、ACK パケットなら、MEM の値を 1 減らす。これにより、SYN+ACK パケットと ACK パケットの対応は、

$$MEM = \#(SYN + ACK) - \#(ACK)$$

のようになる (ただし $\#(x)$ はパケット x の数を表す)。SYN フラッドの場合、ACK パケットが返っ

Component Type	IP-FLOOD	SYN-FLOOD
Num. of EFSMs	156	67
Time for Synthesis(sec)	1048	123
Max. Clock Freq.(MHz)	12.45	12.45
Size(gate)	14181	3392

表 3: 各検出回路の論理合成結果

Name	Bit	EFSMs	Area (gates)	Clocks (MHz)
SYN2	2	19	843	13.37
SYN3	3	35	1700	13.37
SYN4	4	67	3392	12.45
SYN5	5	131	7062	11.51
SYN6	6	259	14680	10.55
SYN7	7	515	30848	9.63
SYN8	8	1027	64598	8.67

表 4: bit 抽出数による評価

てこないで、このMEMの値は増加する。そして、MEMの値がある閾値を越えればそのビットパターンを持つIPアドレスがSYNフラッドの被害を受けているアドレスとみなす。この判定を行なうのがMEM_CHECKERモジュールである。判定後、MEM_CHECKERモジュールはそのビットパターンを図12中のディスプレイデバイスに渡し、各カウンタモジュールのMEMの値をリセットする。

なお、このカウンタメモリの閾値は環境によって変化させることが可能である。また、SYN+ACKパケットとACKパケットがそれぞれ違う経路を通過する場合、つまり一方のパケットがネットワークモニタ監視している回線以外を通過する場合は、本モジュールはSYNフラッドの検出はできない。しかし、設置場所を工夫する方法で、ほとんどの場合は対処できると思われる。

5 評価

5.1 実装結果

本研究では、上述のネットワークモニタの評価を行なうため、IPフラッシング検出回路(IP-FLOOD)とSYNフラッド検出回路(SYN-FLOOD)の二つの回路を論理合成した。表3は二つの回路の合成結果を表し、IPカウンタのパーティションサイズはいずれも4bitである。

IP-FLOODの論理合成にかかった時間は約17分で、得られた回路のゲート数は約14,000gate、そのクロック周波数は約12.5MHzであった。またSYN-FLOODの論理合成にかかった時間は約2分で、回路の面積は約3,300gate、クロック周波数は約12.5MHzであった。

次に、SYN-FLOODにおいてパーティションサイズの増加に伴う回路面積とクロック周波数の変化を表4に示す。抽出するビット数が一つづつ増




図 14: カウンタ処理の分散




図 15: IPフラッシング回路の一連の処理

えるたびにカウンタの数は2倍になるので、それに伴い回路面積が2倍程度に増加していることが分かる。なお、全てのカウンタの演算を並列で処理しているため、処理速度はそれほど落ちていない。クロック周波数が減っているのはマルチランデブ制御部で制御する同期EFSM(SYN_COUNTER)の数が増加しているためと考えられる。

また、SYN-FLOODでは図14(a)のようにFILTERINGモジュールがすべてのSYN_COUNTERと同期をとることによりパケット情報を送信している。fan-outの制限から、同期するSYN_COUNTERの数が多くなると、一度に全部のSYN_COUNTERにデータ転送できないので、論理合成ツールが自動でfan-outの制限を満たすように中継用の論理ゲートを挿入し、1クロックで処理しようとするため、FILTERINGモジュールのクロック周波数が小さくなってしまう。

そこで、図14(b)のように同期データ転送を2段(2クロック)に分割し、FILTERINGモジュールはfan-outの制限を満たす範囲で中継用のダミーモジュールDに1クロック目で同期データ転送を行い、各ダミーモジュールDがSYN_COUNTERと2クロック目で同期データ転送させるように修正することにより、回路のクロック周波数の減少を防ぐことができる。このように修正した回路の回路面積とクロック周波数を表5に示す。表中の項目Stepsは図14における段数、Dummyはダミーモジュールの数、つまりFILTERINGモジュールが直接同期するモジュールの数を指す。また、Branchesは各ダミーモジュール(1段の場合はFILTERINGモジュール)からSYN_COUNTERへの分岐、つまり同期すべきカウンタの数を表している。回路面積については、段数の増加、ダミーモジュールの数に応じて若干の増加がみられるのが分かる。また、ダミーモジュー

Name	Steps	Dummy	Branches	Area(gates)	Clocks(MHz)
SYN0-64	1	0	64	7062	11.51
SYN2-32	2	2	32	7171	12.45
SYN4-16	2	4	16	7410	14.90

表 5: 5bit 抽出での段数と分岐数による評価

ルを増やし、2段処理を行なうと1段で処理するよりも1~3MHzの速度向上が見られる。

5.2 合成回路の処理能力

各モジュールの最大クロック周波数と最大クロック周期は以上のような結果が得られたが、実際に1秒間にどれくらいの量のパケットを処理出来るかを考察してみる。今回作成したIPフラッディング検出モジュールでのパケットの流れと各サブモジュール(EFSM)の関係を図15に示す。各サブモジュールは左側の四角で囲んだものであり、右側の図はEFSMを表す。EFSM間の丸で囲んだものは転送するデータを表し、Pctはパケット情報、Cntはカウンタ情報、Ptnはビットパターンを表すビット列、Reqは外部からのリクエスト信号、TblはフラッディングIPアドレスの集合を表す。

図15から分かる通り、それぞれのサブモジュールで一連の処理を表す遷移(イベント系列)は高々3つの遷移(イベント)からなる。各イベント系列はそのイベント系列の全ての遷移を実行後に初期状態に戻る。各サブモジュールは独立に動作しており、パイプライン処理可能である。原則1つの遷移を実行するために必要なクロック数は1クロックとしている。よって1秒間に処理できるパケット数は全体のクロック周波数が12.45MHzで、遷移数がたかだか3遷移なので、 $12.45(\text{MHz}) / 3 = 415 \text{ 万パケット/s}$ の処理が可能である。ただし、実際にはパケット分割処理や、カウント処理などにおいて付加的な作業が追加される場合もある。しかしそのような場合、例えば、イベント系列全体で10遷移かかるような場合でも、 $12.45(\text{MHz}) / 10 > 100 \text{ 万パケット/s}$ の処理が可能である。

5.3 閾値の妥当性

次に閾値の妥当性について考察してみる。IPフラッディング検出モジュールもSYNフラッド検出モジュールも取得したパケットのIPアドレスの一部からそのビットパターンに応じて各々のカウンタモジュールにパケット情報を渡し、カウント処理を行っている。カウンタモジュールは担当するビットパターンのパケット数がある値(閾値)を越えた段階でフラッディングとみなす。そこで100万パケット/sのトラフィックにおいてカウンタ1個あたり処理しなければならないパケット数とその閾値の関係について考察する。

フラッディング検出モジュールで、例えば、通常100万パケット/sのトラフィックで8万パケット/sのフラッディングを検出したい場合を考える。この場合、IPアドレスをパーティションサイズ4ビットで8個パーティションに区切り、各パーティションごとにIP_COUNTERモジュールでビットパターンをカウントする場合、それぞれのIP_COUNTERに100万/16 = 6.3万パケット/sの入力がある。入力される

IPアドレスにはビットパターンの偏りがあると考えられる。いま、IP_COUNTERのアドレスに最大で50%の変動があると仮定すると、各IP_COUNTERは6.3万 ± 50% = 3.1万~9.5万パケット/sの入力があると考えられる。この場合、IP_COUNTER中の各BitCounterの閾値を10.5万/sに設定する。そうすると、ある特定のIPアドレスが8万パケット/s増えた場合、そのIPアドレスのパケット総数は、少なくとも(3.1万+8万) > 10.5万となるため、IPアドレスのビットパターンの偏りに関わらず必ず10.5万/sを越えるので、4ビットづつ8個のIP_COUNTERで検出できる。

一方、例えば8ビットづつ4個のIP_COUNTERを利用すると、1個のIP_COUNTERあたり100万/256 = 3,906パケット/sとなるので、閾値を1万程度に設定すると、ビットパターンの偏りに関わらず必ずフラッディングを検出できる。ただし、その場合、IP_COUNTER中のBitCounterの総数は256*4 = 1024個となり、回路サイズがBitCounterの総数に応じて増大する。

次にSYNフラッド検出モジュールについて考える。インターネットバックボーンを流れるSYN+ACK,ACKパケットの量は最大で5%程度であることが分かっている[10]。つまり上記のようなトラフィックを考える場合、SYNフラッド検出モジュールは最大で5万パケット/sの処理を行わなければならない。またSYNフラッドは攻撃したいホストに対して500パケット/s程度送信すればよいことが分かっている[10]。

このため、例えば、SYN_COUNTERモジュールを7bitにしてカウント処理を行う場合、カウンタ数は128個であり、1カウンタあたり処理しなければならないパケット数は5万パケット / 128 = 391パケット(平均値)となる。上記同様、IPアドレスに最大で50%の変動があると仮定すると、各カウンタは391 ± 50% = 200~600パケット/sの入力があると考えられる。この場合、カウンタの閾値を650程度に設定すると、あるホストに対して500パケット/sの攻撃用のSYN+ACKパケットが送られた場合でも、そのことを検出できる。各SYN_COUNTERモジュールを8bitに設定すると、250パケット/s程度の攻撃用SYN+ACKパケットの検出に利用できる。表4にSYN_COUNTERモジュールのビット幅と回路面積、回路スピードの関係について記載する。

5.4 回路構成の変更への対処

前節ではパーティションサイズの変化による合成回路のサイズと処理能力について述べた。パーティションサイズの変更が必要な場合、EFSMの数もそれに依って変更しなければならない。

文献[12, 13]では、LOTOSのあるサブクラスから並行同期EFSM群への変換法を提案しており、その

サブクラスでは、動的にプロセスを生成するような仕様を記述できる。ただし、生成される最大プロセス数はガードで制限されなければならない。(例えばガード式 $[x < C] \rightarrow P$ で表せる。ただし、 C は定数)。

本サブクラスを用いることで、IPフラッディング検出回路において、何ビットずつアドレスを特定するか、AND回路の fan-in を少なくするため、取得したIPアドレスのカウント処理を行なうEFSMへの分配を何段で行なうかなどの値をパラメタ化し、動的に必要なプロセスを生成するような仕様を記述し、並行同期EFSM群モデルにおける固定数のEFSM群に変換できる。以上の方法により、仕様中のパラメタを変更するだけで、最終的な回路構成を変更できるため、様々なネットワーク環境に適したモニタ回路を容易に合成することができる。

6 まとめ

本稿では、DoS攻撃を検出する回路の提案と実装法について説明した。また、本手法を用いて生成されたFPGA回路は毎秒100万パケット以上のパケットを処理し、DoS攻撃を検出することが可能であり、面積・速度共に実用上問題ないことを確認した。

また、このDoS攻撃検出回路は大量のパケットをリアルタイムに監視をし、そのモニタリングの処理速度はギガビットイーサネットなどの高速ネットワーク上でも処理可能な速度である。そのため、この手法を用いて同様の高速ネットワーク上で動作するネットワークモニタのプリミティブを表すFPGA回路を作成することも可能である。

我々はさまざまな種類のDoS攻撃を検出するための基本モジュールの開発を行なっている。このような基本モジュールを我々の自動合成ツールに組み込むことによって、さまざまなタイプのDoS攻撃を検出することができると思われる。本稿で紹介したネットワークモニタを実際にインターネットバックボーンに接続し、パケットをモニタリングすることが今後の課題である。

参考文献

- [1] A. S. Tanenbaum: “Computer Networks, Third Edition”. Prentice-Hall Inc. (1996).
- [2] S. Yagi, T. Ogura, T. Kawano, M. Maruyama and N. Takahashi: “METAMONITOR: An Adaptive Network-traffic Monitor”, Journal of Information Processing Society of Japan, Vol.41, No.2, pp. 444-451 (2000) (in Japanese).
- [3] Z. D. Ditta, J. R. Cox Jr and G. M. Parulkar: “Design of the APIC: A High Performance ATM Host-Network Interface Chip”, Proc. of IEEE INFOCOM’95, pp. 179-187 (1995).
- [4] J. Apisdorf, K. Claffy and K. Thompson: “OC3MON:Flexible, Affordable, High-Performance Statistics Collection”, Proc. of INET’97 (1997), <http://www.isoc.org/isoc/whatis/conferences/inet/97/proceedings/F1/F1.2.HTM>

- [5] K. Claffy, G. J. Miller and K. Thompson: “The Nature of the Beast Recent Traffic Measurements from an Internet Backbone”, Proc. of INET’98 (1998), <http://www.caida.org/outreach/papers/Inet98/>
- [6] L. Garber: “Denial-of-Service Attacks Rip the Internet”, Proc. of IEEE Computer, pp. 12-17 (2000).
- [7] V. Paxson: “Bro: A System for Detecting Network Intruders in Real-Time”, Computer Networks, Vol. 31, No.23-24, pp. 2435-2463 (1999).
- [8] K. Park and H. Kee: “On the Effectiveness of Route-Based Packet Filtering for Distributed DoS Attack Prevention in Power-Law Internets”, Proc. of ACM SIGCOMM2001, pp. 15-26 (2001).
- [9] Glenn Mansfield et. al: “Towards Trapping Wily Intruders in the Large”, Computer Networks, Vol. 34, pp. 659-670 (2000).
- [10] D. Moore, G. M. Voelker and S. Savage: “Inferring Internet Denial-of-Service Activity”, USENIX Security Symposium (2001).
- [11] A. Kitajima, K. Yasumoto, T. Higashino and K. Taniguchi: “A Method to Convert Concurrent EFSMs with Multi-Rendezvous into Synchronous Sequential Circuit”, IE-ICE Trans. on Fundamentals, Vol. E81-A, No. 4, pp. 566 – 575 (1998).
- [12] K. Yasumoto, A. Kitajima, T. Higashino and K. Taniguchi: “Hardware Synthesis from Protocol Specifications in LOTOS”, Proc. of Joint Intl. Conf. on 11th Formal Description Techniques and 18th Protocol Specification, Testing, and Verification (FORTE/PSTV’98), pp. 405-420 (1998).
- [13] H. Katagiri, M. Kirimura, K. Yasumoto, T. Higashino and K. Taniguchi: “Hardware Implementation of Concurrent Periodic EFSMs”, Proc. of Joint Intl. Conf. on 13th Formal Description Techniques and 20th Protocol Specification, Testing, and Verification (FORTE/PSTV’2000), pp. 285-300 (2000).
- [14] ISO : “Information Processing System, Open Systems Interconnection, LOTOS - A Formal Description Technique Based on the Temporal Ordering of Observational Behavior”, ISO 8807 (1989).
- [15] H. Katagiri, K. Yasumoto, A. Kitajima, T. Higashino and K. Taniguchi: “Hardware Implementation of Communication Protocols Modeled by Concurrent EFSMs with Multi-Way Synchronization”, 37th IEEE/ACM Design Automation Conference (DAC’2000) , pp. 762-767 (2000).
- [16] SYNOPSIS, Inc. : <http://www.synopsys.com>