並行同期 EFSM 群を用いたバックボーン向け ネットワークモニタ回路の実装と評価

桐村 昌行[†] 高本 佳史[†] 安本 慶一^{††} 中田 明夫[†] 東野 輝夫[†]

†:大阪大学大学院基礎工学研究科情報数理系

††:滋賀大学経済学部情報管理学科

近年、インターネットや高速ネットワークの発展に伴い、DoS 攻撃やフラッディングなどの悪質な行為が増加している.このため、高速ネットワーク上の大量のトラフィックをリアルタイムで監視するネットワークモニタの必要性が高まってきている.高速回線上のネットワークモニタを実装する方法として、処理の高速化やモニタ項目の頻繁な修正などに対処できるよう、FPGA などの再構成可能なハードウェア回路で実装することが考えられる.本研究では、並列処理やパイプライン処理による高速化を考慮して、複数モジュールの並行動作と協調及び時間制約を扱うことができる時間制約付き並行 EFSM 群としてネットワークモニタをモデル化し、その形式記述から FPGA 回路を自動生成する手法を提案すると共に、異なるモニタリング項目毎に FPGA 回路を合成し、その実装実験の結果について報告する.

Design and Implementation of Network Monitoring Circuits for High Speed Networks

Masayuki Kirimura[†], Yoshifumi Takamoto[†], Keiichi Yasumoto^{††}, Akio Nakata[†] and Teruo Higashino[†]

† : Dept. Info. and Math. Sci., Osaka Univ., Toyonaka Osaka., Japan †† : Dept. Info. Proc. and Man., Shiga Univ., Hikone Shiga., Japan

Recently, with the progress of the Internet and high-speed networks, vicious acts for attacking networks such as DoS attack and flooding are increased. For detection of such attacks in high-speed networks, we need real-time network monitors which can handle millions of IP packets per second. Since the monitoring items and the number of monitoring packets often change, it is needed that we can modify the developed network monitors easily and/or add facilities for detecting new types of attacks. One way to develop such high-speed network monitors is that we use reconfigurable circuits such as FPGAs and adopt speed-up techniques such as parallel processing and pipe-line processing. In this paper, we define a concurrent model called concurrent synchronous EFSMs to specify such network monitor. We also show some experimental results obtained by using the developed synthesis tool where we have synthesized different types of FPGA circuits depending on the monitoring items and packets.

1 まえがき

近年のインターネットの普及は目覚しいものが ある.それに伴い,インターネット上で交わされる 情報は日々重要性を増している.現在のインター ネット関連市場の拡大からも,この傾向は今後ます ます強まっていくことが予想される[1,6,10].その ため,ハッカーなどによる悪意のある行為からホス トを守る,ネットワークセキュリティの重要性が増 している.そういった行為を検出するソフトウェア やハードウェアもいくつかあり[7,8,9],文献[7]で は,FDDIネットワーク上においてリアルタイムで 検出可能なネットワークモニタが提案されている. また,文献[8,9]では分散型のDoS 攻撃の検出につ いて提案されている. その他にもさまざまな検出 ツールが市販されている. 中でもリアルタイムネッ トワークモニタは,(1)攻撃をリアルタイムに検 出できる(2)侵入者に侵入検知システムの存在を 隠蔽できる(3)現在のモニタリングに影響を与え ることなく,比較的簡単に新しい型の攻撃を検出す る機能を追加できる,などの理由から近年注目さ れている.

従来このようなネットワークモニタは,モニタ項 目の頻繁な変更などの理由のため,ソフトウェアと して実装される場合が多かった.しかし,高速ネッ トワークの発展に伴い,ギガビットイーサネットの ような広帯域ネットワークがますます一般的になっ てきており,こういった高速ネットワーク上で悪質 な行為をリアルタイムで検出することを考慮した場 合,ネットワークモニタ自身の処理の高速化が必要 となる[5]. いくつかのネットワークモニタはハー ドウェアとして実装されているが,高速ネットワー ク上でのモニタリングの一つの適用例にすぎない [2,3]. 一方,モニタリング項目の追加や変更を容易 に出来る,柔軟性のあるネットワークモニタが必要 とされている.こういった柔軟性を実現する一つの 方法として,ネットワークモニタを FPGA などの 再構成可能なハードウェア回路で実装することが 挙げられる.また,並列処理やパイプライン処理を 行なうことによってネットワークモニタ処理の高速 化が考えられる.

我々の研究グループでは、従来から複数のモジ ュールの並行動作と協調を扱うことができる並行同 期EFSM 群を用いてシステムの仕様をモデル化し、 その形式記述からハードウェア回路を自動生成す る手法を提案してきた [12, 13, 15].本稿ではその 手法を利用し、新たに、ネットワークモニタの処理 をモデル化した形式記述からその仕様に相当する ネットワークモニタの回路を自動生成する手法を 提案する.その際,処理の高速化のため、並列処理 やパイプライン処理を考慮すると共に、実装の変 更を容易にするため、ハードウェア回路として再構 成可能なFPGA 回路を自動合成する.

本手法を用いることのメリットとして、ネット ワークモニタのデザイナーはパイプライン処理の ようなハードウェア技術に関する知識を必要とす ることはなく、ネットワークモニタの動作をEFSM を用いて記述し、それらのEFSM間における同期処 理について記述するだけで簡単に設計できる点が あげられる.デザイナーはモニタリングしたい項目 をEFSMで記述し、あらかじめ我々がライブラリ化 しているネットワークのモニタリングに必要な基 本機能をいくつか抽出し、それらを組み合わせるだ けで環境に応じたネットワークモニタを設計する ことができる.

本稿では,モニタリングの基本機能の中で最も 基本的なものと考えられる(1)IP フラッディング [1,6] しているパケットのIP アドレスを検出するモ ジュールと(2)SYN フラッド [1, 6] を検出するモ ジュール , について述べる . ここで IP フラッディ ングとは、あるホスト(サーバ)に対して短時間に大 量のパケットが送りつけられることを指し、他の利 用者がそのホストからのネットワークサービスを 受けることの妨げとなる.またSYN フラッドとは, 2端末間のTCPベース通信を利用した攻撃方法で, ある端末の通信ポートを塞ぎ通信を妨害する.こ れら二つのモジュールはライブラリとして登録し ており, デザイナーはこれらをプリミティブとして ネットワークモニタに組み込むことができる. また IP フラッディングを検出するためには、ネットワー ク攻撃の種類やモニタリングするネットワークの 帯域によって適切な閾値を決定したり,1秒間あた リネットワークモニタを通過するパケットの数が その閾値を越えるかどうかを調べる必要がある.こ のようなDoS攻撃が実際に起こっているかどうか を判断する統計データについてはさまざまな論文 で報告されている[4,5,10]. 我々はこれらのデー タを用いて, IP フラッディングにおける適切な閾値



図 1: 通常の2端末間通信



図 2: SYN フラッド

を決定しており、ライブラリに対してこれらのデー タを引数として与える. この閾値を用いて提案す るネットワークモニタが毎秒100万パケット以上の IP パケットを処理し、IPフラッディングをリアル タイムに検出するために、自動合成によって得られ たFPGA回路における必要な並行プロセス数を決 定している. これらの理由によりFPGA回路を自 動合成することを考えている.

評価のために,まずネットワークモニタの仕様を 並行同期EFSM群でモデル化し,文献[12,13,15] の手法を用いてハードウェア記述言語VHDLの記 述に自動変換した.その記述をSYNOPSYS社の論 理合成ツール[16]を用いてRTレベルのFPGAレベ ル回路に論理合成した.実装実験の結果,適切な面 積でかつ,毎秒100万パケット以上処理できる回路 を合成できることを確認した.

2 ネットワークのセキュリティの侵害と 対象とする検出項目

2.1 サービス妨害

インターネットで用いられる技術の多くは幅広 いサービスの要求に応えるように設計されている. しかし,本来システムが想定していなかった使い方 をされた場合に,サービス不能や能力低下の状態に 陥る場合がある.このような状態を意図的に引き起 こす行為をサービス妨害攻撃(Denial of Service attack)と呼ぶ.このような攻撃の代表的な例と して,悪意のある者がセキュリティ対策が不完全な サーバに大量のパケットを送り,そのサーバに負荷 を掛けパフォーマンスを低下させることが考えら れる.このデータの洪水のことをIPフラッディン グという.これらのパケットは複数のサーバを経由 して送られるため,犯人を特定することが難しい.

2.2 SYN フラッド

通常2端末間におけるTCPベースの通信は図 1のように,まず,(a)送信者ホストSがSYNパケッ トを通信相手ホストRに送信し,通信依頼をする ことから始まる.次に(b)ホストRがSYN+ACK パケットをホストSに送信し,通信の許可をする. 最後に(c)ホストSがACKパケットをホストRに 送信することによって受理し,通信が開始される. ただし,次のような例がある.図2のように,まず



(a') 悪意のある送信ホストS'がホストR'にSYNパ ケットを送る.その際,架空のホストXのIPアドレ ス名義で送信をする.そのため,(b')ホストR'は SYN+ACKパケットをホストXに送信し,ACKパ ケットが返ってくるのを待つことになる.この間ホ ストR'は一定期間,ACKパケットがいつ届いても 通信が開始できるように通信ポートを確保してい る.この間にホストS'が同様のSYNパケットをホ ストR'に送り続けると,ホストR'の通信ポートは すべて埋められてしまい,他のホストとの通信がで きなくなる.このような攻撃をSYNフラッドとい う.そのため,SYNフラッドを検出するためには, SYN+ACKパケットとACKパケットの対応を監視 する必要がある.2端末間の通信において第三者が 介在していないかどうかを調べる必要がある.

2.3 Smurf

複数のホストを使ったフラッディングとしてSmurfと呼ばれる攻撃があげられる.この攻撃は攻 撃者が攻撃対象に対してICMP(Internet Control Message Protocol) echo (ping)をブロードキャス トすることによって行なわれる。具体的には、図 3のように, 攻撃者 (Attacker) はまず,(a) 攻撃した い相手 (victim) になりすまし, あるサブネット (図 3中では133.1.236.0/24 に属するホスト群) に対し て ICMP echo (ping)を行う.これにより特定のホ ストではなく, サブネットに対して IP レベルのブ ロードキャストを実行する.次に、(b)エコーリク エストを受け取ったサブネット上のすべてのホスト が一斉にその応答を返す.送信元 IP アドレスは被 '害者(victim)になりすまされているため , リクエス ト応答はすべて被害者(victim)に送られる.これを 連続的に実行すると,結果的には被害者(victim)に 対して大量のping 応答パケットが送られ、被害者 (victim)ホストのパフォーマンスが低下する.これ がSmurfである.このSmurfを検出するためには, ICMP エコーリクエスト, ICMP ブロードキャスト のトラフィック量を監視する必要がある.

2.4 ネットワークモニタのパケット監視

ネットワークモニタは,あるネットワーク上に 流れる多量のパケットを監視し,ネットワーク中に どのようなパケットがどの程度流れているかを監 視するシステムのことである.ネットワークモニタ は図4のようにLANなどの回線と並列して配置さ れることが多く,パケット情報を取得するヘッダ情 報取得部と得られた情報を解析するネットワーク



図 4: ネットワークモニタの概観







観測部で構成されている.提案するネットワークモ ニタではバックボーンでのパケット監視を目的とし ており、大量に流れるパケットから攻撃を受けてい る(している)ホストのIPアドレスを素早く割り出 すために、高速なハードウェアでの実装を行なって いる.なお、ヘッダ情報取得部についてはGb/s以 上のネットワークに対応している既存のものを利 用することを前提とし、取得したヘッダ部には、そ のパケットの宛先や送信元IPアドレス、パケット の種類などの記されたbit列が得られるものとする. [2,3].図5は、図4中のネットワーク観測部の内部 の基本構成である.ネットワーク観測部は図5のよ うに複数のモジュールを並列に設置し、並行に処理 を進める.各モジュールはモニタに必要な基本機能 (プリミティブ)を表している.

3 並行同期 EFSM 群による回路の記述 と実装の概要

本稿では,システムを並行に動作する複数の拡 張有限状態機械(EFSM)群とその間の同期指定で モデル化し(並行同期 *EFSM*群と呼ぶ),対応する 回路記述言語 VHDLへと変換することで,回路を 生成する[12, 15].

3.1 並行同期 EFSM 群

並行同期 EFSM 群では,各 EFSM は有限個のレ ジスタ(変数)を持ち,各遷移(イベントと呼ぶ)で は,ゲートと呼ばれるサービスアクセスポイント (SAP)を介して,入力値をレジスタに取り込んだ り,外部に出力することができる.また,ガード と呼ばれる論理式が各イベントの実行条件として 設定できる.イベントの実行によるデータの入力・



図 6: 並行 EFSM 群の例

出力は,それぞれ"a?x : t[f(x)]",b!Eqのように 表す.ここで,"a"や"b"は入出力用のゲートの名 前であり,"?x : t"は入力値の変数x(型はt)への代 入,[f(x)]はガード,"!Eq"は式Eqの計算結果の出 力を表す式である.なお,複数データの同時入出力 ("a?x!10"など)も記述できる.

☆行同期 EFSM 群では,与えられた EFSM 群の 任意のサプセットが,あるゲートのイベントを同時 に実行することによって,そのゲートを介してデー 夕交換を行わせることが可能である(マルチランデ ブ[14]と呼ばれる).

ÈFSM間でどのイベントを同期実行するかは, LOTOS[14]の並列オペレータを用いて以下のよう に指定する.

 $S ::= S |[gate_list]| S | S || S || S | (S) | E$

ここで, EはEFSMの名前であり, $gate_list$ に はオペレータの両側で同期させたいイベントのゲー トの並びを指定する.また, |||は, オペレータの両 側でイベントを同期させる必要が無いことを指定 する($gate_list = \emptyset$ に相当).

また,一対のEFSM間での同期だけでなく, $E_1|[a]|(E_2|[a]|E_3)$ のように多数のEFSM間での同期の指定も可能である.これは,マルチキャスト通信のような1対多や多対多通信,同一リソースへ複数EFSMが同時にアクセスする際の排他制御などを記述する際に有用である.

図 $60 E_1|[a,b]|(E_2|[a]|E_3)$ では, $a of - h - A \epsilon$ 持つイベントにおいて, $E_1, E_2, E_3 \oplus C o EFSM 間$ で同時に実行されなければならない.例えば, E_1 , $E_2, E_3 o A イベン h a!0, a?x, a?y が同期実行され$ る場合, イベン h a!0 による出力値 0 がイベン h a?xの変数 <math>x と, イベン h a?y の変数 y に受け渡される. (ただし, 出力値 0 と変数 x, y の型が一致する必要が ある). また, E_1, E_2, E_3 のA イベン h a!1, a!f(x),a?y が同期実行される場合, 関数 f(x) の値は出力値 1 と等しくなければならない.

イベントにおいて, E_1 が E_2 と E_3 のどちらか一 方と同時に実行されなければならない. 例えば, 図 6の $E_1|[a,b]|(E_2|[a]|E_3)$ では, b のゲート名を持つ イベントにおいて, E_1 のイベント b!0 が実行される 場合, その出力値0 が E_2 のイベント b?x の変数x, あるいは, E_3 のイベントb?z の変数z に受け渡され る.(ただし, 出力値0と変数x, zの型が一致する必 要がある).

3.2 マルチランデブ制御のための情報

	E_1	E_2	E_3
p_1	(a!0,	a?x	a?y)
p_2	(a!0,	a!f(x)	a?y)
p_3	(a!1,	a?x	a?y)
p_4	(a!1,	a!f(x)	a?y)
p_5	(b!0	b?x)	
p_6	(b!0		b?z)

表 1: Possible instances

	E_1	E_2	E_3
r_1	(a!0,	a?x,a!f(x),	a?y)
r_2	(a!1,	a?x,a!f(x),	a?y)
r_3	(b!0,	b?x)	
r_4	(b!0,		b?z)
 表 2: マルチランデブ表			

並行同期 EFSM 群では, イベントの同期を [[a, b]] オペレータなどを用いて指定するため、その実行時 には同期イベントの組合せとその同期条件を動的 に判定し決定しなければならない. ハードウェア実 装においてこのような動的な計算はパフォーマンス の低下を招く. そこで、ハードウェア実装を容易に するために、(1)同期する EFSM の名前の組、(2) そ れらの間で実行されるイベントの組,(3)それらの イベントの実行のため成立しなければならないガー ド式,に関する情報をあらかじめ静的に全て求め る. 例えば、図6でのマルチランデブを考えてみる. まず,全ての同期イベントの同期実行可能な組合せ をあらかじめ求める.実際に求めたものを表1に示 す. E_1, E_2, E_3 全てのEFSMで同期指定されてい るイベントaの同期実行可能な組合せは p_1 から p_4 , *E*₁ と *E*₂ か *E*₃ のどちらか一方と同期指定されてい るイベントbの同期実行可能な組合せは p_5 と p_6 で ある.

これらの同期実行可能な組合せの数は一般的に 多くなってしまうため、複数の組合せを1つにした マルチランデブ情報と呼ばれる組にまとめる. 各 マルチランデブ情報は(1)各EFSM間で同期実行さ れるイベントの組と(2)その同期実行条件の2つか らなる. ここでは、それぞれの組合せが同期条件と ガード式を満たす組合せのみを抽出している. これ ら全てのマルチランデブ情報をまとめたものをマ ルチランデブ表と呼び、図6におけるマルチランデ ブ表は表2のようになる.

与えられた並行同期 EFSM 群から,マルチラン デプ表を自動的に抽出する方法は,文献 [13] に詳細 が記述されているため,ここでは省略する.

3.3 回路化の概要

我々が文献[12,13,15]で提案している回路合成 法では,最終的な回路を以下の部分から構成する.

- (1) 同クロックで動作する各 EFSM を実現する順
 序回路
- (2) マルチランデブ制御部

図6の仕様に対して生成される回路の構成を図 7に示す.







図 8: 同期判定回路の構成

各EFSMを実現する順序回路は,現在の状態を 保持する状態レジスタ,クロック値を保持するカウ ンタレジスタを持ち,各クロック周期ごとに,現 状態から実行可能なイベントのうち一つを実行し, 指定された次の状態に移る(実行可能なイベントが 存在しない場合には現状態で待機する).EFSM中 で用いられている各変数は,レジスタとして実現 され,変数へのデータ入力を行うイベントの実行 によって,各レジスタの値は随時更新される. マルチランデブ制御部は,

- (1) 各クロック周期ごとに各同期イベント組が 実行可能であるかどうかの判定を行う同期 判定部
- (2) 排他的にしか実行できない複数の同期イベント組が同時に実行可能となった場合に実行させる同期イベント組の選択を行う競合回避部

から構成している[13, 15].

(1)の同期判定部では、ランデブ情報ごとに同期 判定回路を設ける(図7中の $R_1 - R_4$).同期判定回 路は、ランデブ情報に属する同期イベントを実行す るすべてのEFSMから、その同期イベントが現状 態から実行可能であるかどうかを示す信号(Event Enabled)を受け取る.すべてのEFSMからの出力 が真ならば、その同期イベント組は実行可能とな る、その場合は、同期判定回路から各EFSMに対 して同期が可能であることを示す信号(Rendezvous Enabled)を送る.この判定回路は、 $n \lambda \uparrow (n$ は同 期を行うEFSMの個数)のAND回路で実現できる.

例えば、図6では表2より、イベントaに関する 同期判定回路は図8のようになる. E_1 のイベ ントa!1が実行可能になると E_1 の順序回路から各 R_j (j = 1..4)に対してランデブ可能信号 $a_{j,1}$ -ok の値が1になり、各ゲート R_j のANDゲートに送 られる. 同様に E_2 、 E_3 においてイベントa?x、 a?yが実行されると、各ランデブ可能信号 $a_{j,2}$ -ok、 $a_{j,3}$ -okが1になり、各ゲート R_j のANDゲートに 送られる(図7の"Event Enabled"信号). これに より、 R_j のANDゲートの入力値がすべて1とな るため、その出力信号 a_{j} -okの値が1になる(図7の "Rendezvous Enabled"信号). そして、この信号が 各EFSM E_1, E_2, E_3 に送られイベントaが実行され る. このようにして表2の r_1 に相当する同期組合せ が実行される.

(2)の競合回避部では,互いに競合する複数のイ ベントが同時に実行可能となった場合に,いずれか ーつを選択するための回路である.選択の方法はい くつか考えられるが,本手法では,あらかじめ設定 しておいた優先度に従って選択を行うこととした. この選択を行う回路は,プライオリティエンコー ダを用いて実現できる.図6では表2より,同期イ ベントbに対して $r_3 \ge r_4$ の二つの同期組合せがあ る.例えば, r_3 の組合せに対して r_4 の組合せよりも 優先度を上げたい場合,図7のように競合回避部を 設置すればよい.

また,同期イベントの実行可能性判定に,他の EFSMのイベントの出力値を必要とする場合に備え るため(ガード式の判定に他のEFSMの出力値が必 要な場合など),各同期イベント組の属するEFSM 間にデータ転送用パスを設置した.データ転送用 パスは,複数の同期イベント組で同時に同期判定 される可能性を考慮して,基本的にランデブ情報 ごとに設置するが,ある条件を満たすランデブ情 報をグループ化し,パスを共用させることで,効率 化を計るなどの工夫も考えられる.詳細について は文献[11,15]で述べている.

3.4 回路合成ツール

我々は、与えられた動作仕様をハードウェア回 路化するツールとして、仕様記述言語LOTOS[14] で書かれた動作仕様を、中間ファイル(EFSMと その間のマルチランデブ表)に変換し、レジスタ 転送レベルのVHDL記述を生成するためのツー ルを開発している[12, 13, 15].また、生成された VHDL記述はSYNOPSYS社の論理合成ツールF-PGA Express[16]を用いることによってFPGAレ ベルのハードウェア回路に実装可能である.また、 このツールによって、生成する回路のサイズやク ロック周波数などもあらかじめ知ることができる.

4 DoS 攻撃検出回路の概要

本稿で取り扱う DoS 攻撃検出回路は, インター ネットバックボーンのような 100 万パケット/秒以 上のトラフィックの高速ネットワーク上のトラフィッ クを監視し DoS 攻撃を検出するための回路である [5]. 従来のモニタリング方法では,ネットワーク上 にどのような IP パケットのトラフィックがあった かのログをハードディスク等の高速メディアに記録 し,その結果を解析してフラッディング IP アドレ スを特定する [4].この方式では,詳細な監視,分 析が可能な反面,高速ネットワークの監視をリアル タイムで行うのは容易ではない.また,そのための コストも大きくなる.

そこで,本検出回路ではFPGAなどを用いた回 路化による高速化の他にパイプライン処理を実装



図 9: フラッディング検出モジュールの全体構成



図 10: IP_COUNTER モジュールの構成

することにより,リアルタイム処理に対応すること を考える.

また,モニタしている回線を一定時間に通過す るパケット数をIPアドレス毎に保持しておくため には,2³²(address)*32(bit/address)ビットのメモ リ領域が必要となる.ハッシングなどの方法でこの 量を減らすことは可能であるが,本質的には膨大な メモリ領域を必要とすることには変わりがない.

本稿では,構成するFPGA回路の規模を小さく し,クロック周波数を大きくするため,できるだけ メモリーを消費しない(FPGA自身に格納可能なレ ジスタのみを使用し,外部メモリーを使用しない) 構成法を考えることにする.

以下では、2.2節で述べたプリミティブのうち、以下の2つのモジュールの構成と概要について述べる. (1) IPフラッディング検出回路

(2) SYN フラッド検出回路

4.1 IP フラッディング検出モジュール

2.3節で述べた Smurf に代表されるような DoS 攻 撃は主にある特定のアドレス宛に大量のパケット を送信されることによって行なわれる.そこで,本 検出モジュールではあるネットワーク上においてフ ラッディングを受けているホストの IP アドレスを 特定することを主目的とする.この際,フラッディ ングを引き起こしているパケットの送信元アドレ スも報告する.一般的に送信元アドレスは spoofing によって偽られている場合が多いが,踏台になって いるセキュリティ対策が不完全なホストの検出にも 役立つと考えられるためである.

4.1.1 IP フラッディング検出回路の構成

提案する回路の全体構成は図9のようになる.この回路の入力は図4のヘッダ情報取得部より得られ

たパケットヘッダ情報である.

まず GET_PACKET モジュールによってこのヘッ ダ情報からそのパケットの送信元 (宛先)IP アドレ スを取得する.FILTERING モジュールでは、すで にフラッディングを起こしていると判定された-定個数のIPアドレスを保持しておき,保持してい るアドレスと同じアドレスを持つパケットをフラッ ディング候補から外す. それ以外の IP アドレスの場 合は次のIP_COUNTER モジュールにデータを渡 す. IP_COUNTER モジュールでは、 FILTERING モジュールを通過した 32 ビットの IP アドレスを同 ービット数のいくつかのビット列(パーティション) に分割する.ここでは各パーティションのビット数 をパーティションサイズと呼ぶ. 各パーティション の区切り方はさまざまで、パーティションサイズが 4bit ならパーティションの数は8つであり、各パー ティションのビットパターンは16通りになる. 各 パーティションではビットパターンの数に応じて、同 数のカウンタを並列に設置し,そのビットパターン と一致するパケットの数をカウントする. このカウ ンタがある一定時間においてあらかじめ設定してい る閾値を越えればそのビットパターンを被害者(攻 撃者)のIP アドレスの一部であるとみなす. 全ての パーティションにおいてビットパターンが決定され るまで同様の処理を繰り返す. このようにして被害 者(攻撃者)のIPアドレスを特定する.なお、この 過去に検出された複数のフラッディング IP アドレ スを格納しているのが図中の FLOODING_TABLE モジュールである.

分割によるメリットはカウンタの許容範囲を狭 くすることによるメモリ領域の削減とそれによる 処理の高速化である.ただし、フラッディングして いるIPアドレスを先頭から特定していく方法では、 IPフラッディングを検出できない場合もあるが(あ るドメインからの通信トラフィックの総量が多い場 合など)、特定するパーティションの順番を入れ換 えることで、ある程度対処できる.

IP_COUNTER モジュールの詳細を図 10に示す. 図 10 は4ビットずつ8つのパーティションに分割している例であり、並行してカウント処理を行なう8つのカウントモジュールBitCounter0-BitCounter7と検出されたIPアドレスを格納する8つのメモリBitTable0-BitTable7からなる.

まず、一番上位の4ビットを担当しているBit-Counter0において、ある一定期間に最も頻出した ビットパターンをフラッディングを引き起こしてい るアドレスの一部とみなし、カウント処理と閾値を 越えているかどうかの判定によって検出する.

検出されたビットパターンはメモリ BitTable0 に 保存しておく.次に BitCounter1 は上位 4bit が Bit-Table0 の値に一致したアドレスのみカウント処理 する.そして同様に頻出したビットパターンを検出 し、その値を BitTable1 に保存する.

以上の処理を順にBitCounter7まで行なう.この ように上位から順番に4bitずつ特定し,BitTable0 からBitTable7のビットパターンを結合することに よって,最終的にフラッディングしているIPアドレ スを特定する.

なお,これら8つのBitCounterと8つのBit-Tableを図10のように配置することにより, IPア



図 11: BitCounter モジュールの構成



図 12: SYN フラッド検出モジュールの全体構成

ドレスがパイプライン的に処理されるため,1秒間 あたりの処理パケット数も多くできる.

4.1.2 BitCounterの処理

パーティションサイズを4bitにしてIPアドレ スを分割した場合、0000から1111の2⁴個のPt-Counterから成る. なお図中の矢印はマルチラン デプによる同期を表す(FILTERINGモジュールと は、すべてのPtCounterが同期し、下位のBitTable とは1つのPtCounterが排他的に同期する). Pt-Counterの構成は簡単で、入力されたビットパター ンが自分のビットパターンに一致すればカウンタ の値を1増やす. この処理をある一定期間繰返し、 ある閾値に一番最初に到達したビットパターンを BitCounterの出力とする.

この閾値はモニタが観測するネットワークの環境 によって変化させることができる.また、与えられ た閾値を越えるビットパターンが出現しない場合, BitCounter モジュールはフラッディングが起こっ ていないものと判断し,適当な間隔でPtCounter のカウンタ値を同時にリセットして最初から再度 特定を行う.

4.2 SYN フラッド検出モジュール

4.2.1 SYN Flood Detection Circuit

SYNフラッド検出モジュールの全体構成を図 12に示す.4.1節で述べたフラッディング検出モジ ュールと同様,まず、GET_PACKETモジュールで 図4のヘッダ情報取得部より得られたパケット情報 を取得し、必要な情報を抽出する.

ここで抽出する情報は,

(1)送信元IPアドレス

(2) 宛先IPアドレス

(3) TCP ヘッダの制御用フラグビット列 の3つである.送信元,宛先 IP アドレスは共に 32bit のビット列である.(3)のフラグビット列は6bitか ら成り,このビット列によってパケットの種類を表 している.この中にはSYNパケット,SYN+ACK



図 13: SYN_COUNTER モジュール

パケット、ACK パケットを区別する (SYN,ACK)の 二つのフラグビットを含む. このビット組が (1,0) な ら SYN パケット、(1,1) なら SYN+ACK パケット、 (0,1) なら ACK パケットを表している.

[`] 図 12の FILTERING モジュールによって、これ ら の 情 報から (SYN,ACK) ビット組を調べ,SYN+ACK

パケットとACK パケットのみを抽出する. さらに, FILTERING モジュールはSYN フラッド被害を受 けているホストを検出するために、SYN+ACKパ ケットならば宛先アドレスを, ACK パケットなら 送信元アドレスを抽出する.そして例えば被害者 のアドレスのうち4bitのパターンを特定したい場 合,0000から1111のそれぞれのビットパターンに 相当するカウンタモジュール (SYN_COUNTER)2⁴ 個にアドレス情報を渡し、ビットパターンの出現回 数をカウントする.この SYN_COUNTER モジュー ルについて次に詳しく述べる.また.抽出するビッ トパターンだが、本手法では32 ビットの IP アドレ スのうち、ランダムにそのビット列を抽出している. このビットパターンを取得するアルゴリズムは簡 単に変更可能であり、ネットワークモニタを設置す るネットワークの環境に応じて即座に変更するこ とが可能である.

4.2.2 SYN_COUNTERの処理

IP アドレスを受信した各 SYN_COUNTER モジ ュールは図 13 のような構成をしており,以下の作 業を行なう.なお,図中の矢印は,イベント同期に よるデータの受渡しを表す.

まず、PT_CHECKER モジュールによって IP ア ドレスから指定のビット列を取得し、各カウンタモ ジュールが担当するビットパターンと一致している かどうかを判断する.パターンが一致していれば、 次に SA_CHECKER モジュールに処理を渡す.こ のモジュールは (SYN,ACK)のビット組に注目し, SYN+ACK パケットか ACK パケットかを調べる. もし SYN+ACK パケットなら,メモリ MEM の値 を1 増やす.また,ACK パケットなら,MEM の値 を1 減らす.これにより,SYN+ACK パケットと ACK パケットの対応は,

MEM = #(SYN + ACK) - #(ACK)

のようになる (ただし#(x) はパケット xの数を表 す). SYN フラッドの場合, ACK パケットが返っ

Component Type	IP-FLOOD	SYN-FLOOD
Num. of EFSMs	156	67
Time for Synthesis(sec)	1048	123
Max. Clock Freq.(MHz)	12.45	12.45
Size(gate)	14181	3392

表 3: 各検出回路の論理合成結果

Name	Bit	EFSMs	Area (gates)	Clocks (MHz)
SYN2	2	19	843	13.37
SYN3	3	35	1700	13.37
SYN4	4	67	3392	12.45
SYN5	5	131	7062	11.51
SYN6	6	259	14680	10.55
SYN7	7	515	30848	9.63
SYN8	8	1027	64598	8.67

表 4: bit 抽出数による評価

てこないので,この MEM の値は増加する.そし て,MEM の値がある閾値を越えればそのビットパ ターンを持つ IP アドレスが SYN フラッドの被害を 受けているアドレスとみなす.この判定を行なう のが MEM_CHECKER モジュールである.判定後, MEM_CHECKER モジュールはそのビットパター ンを図 12 中のディスプレイデバイスに渡し,各カ ウンタモジュールの MEM の値をリセットする.

なお、このカウンタメモリの閾値は環境によって 変化させることが可能である.また、SYN+ACKパ ケットとACKパケットがそれぞれ違う経路を通過 する場合、つまり一方のパケットがネットワークモ ニタ監視している回線以外を通過する場合は、本モ ジュールはSYNフラッドの検出はできない.しか し、設置場所を工夫するなどの方法で、ほとんどの 場合は対処できると思われる.

5 評価

5.1 実装結果

本研究では、上述のネットワークモニタの 評価を行なうため、IPフラッディング検出回 路(IP-FLOOD)とSYNフラッド検出回路(SYN-FLOOD)の二つの回路を論理合成した.表3は二 つの回路の合成結果を表し、IPカウンタのパーティ ションサイズはいずれも4bitである.

IP-FLOODの論理合成にかかった時間は約17 分で,得られた回路のゲート数は約14,000gate, そのクロック周波数は約12.5MHzであった.また SYN-FLOODの論理合成にかかった時間は約2分 で,回路の面積は約3,300gate,クロック周波数は 約12.5MHzであった.

次に、SYN-FLOODにおいてパーティションサ イズの増加に伴う回路面積とクロック周波数の変 化を表4に示す.抽出するビット数が一つづつ増



図 14: カウンタ処理の分散



図 15: IP フラッディング回路の一連の処理

えるたびにカウンタの数は2倍になるので,それ に伴い回路面積が2倍程度に増加していることが 分かる.なお,全てのカウンタの演算を並列で処 理しているため,処理速度はそれほど落ちていな い.クロック周波数が減っているのはマルチランデ プ制御部で制御する同期EFSM(SYN_COUNTER) の数が増加しているためと考えられる.

また、SYN-FLOODでは図14(a)のようにFIL-TERINGモジュールがすべてのSYN_COUNTER と同期をとることによりパケット情報を送信 している. fan-outの制限から,同期する SYN_COUNTERの数が多くなると,一度に全部 のSYN_COUNTER にデータ転送できないので, 論理合成ツールが自動でfan-outの制限を満たすよ うに中継用の論理ゲートを挿入し,1クロックで処 理しようとするため、FILTERINGモジュールのク ロック周波数が小さくなってしまう.

そこで、図14(b)のように同期データ転送を2段 (2クロック)に分割し、FILTERING モジュールは fan-outの制限を満たす範囲で中継用のダミーモジ ュールDに1クロック目で同期データ転送を行い, 各ダミーモジュールDがSYN_COUNTER と2ク ロック目で同期データ転送させるように修正する ことにより , 回路のクロック周波数の減少を防ぐこ とができる. このように修正した回路の回路面積と クロック周波数を表5に示す.表中の項目Stepsは 図14における段数、Dummyはダミーモジュールの 数, つまり FILTERING モジュールが直接同期する モジュールの数を指す. また, Branches は各ダミー モジュール(1段の場合はFILTERING モジュール) から SYN_COUNTER への分岐, つまり同期すべき カウンタの数を表している.回路面積については、 段数の増加、ダミーモジュールの数に応じて若干の 増加がみられるのが分かる.また、ダミーモジュー

Name	Steps	Dummy	Branches	Area(gates)	Clocks(MHz)
SYN0-64	1	0	64	7062	11.51
SYN2-32	2	2	32	7171	12.45
SYN4-16	2	4	16	7410	14.90

表 5: 5bit 抽出での段数と分岐数による評価

ルを増やし、2段処理を行なうと1段で処理するよ りも1~3MHzの速度向上が見られる.

5.2 合成回路の処理能力

各モジュールの最大クロック周波数と最大クロック周期は以上のような結果が得られたが、実際に1 秒間にどれくらいの量のパケットを処理出来るかを 考察してみる.今回作成した IP フラッディング検出 モジュールでのパケットの流れと各サプモジュール (EFSM)の関係を図15に示す.各サブモジュールは 左側の四角で囲んだものであり、右側の図はEFSM を表す.EFSM間の丸で囲んだものは転送するデー タを表し、Pct はパケット情報、Cnt はカウンタ情 報、Ptn はビットパターンを表すビット列、Req は 外部からのリクエスト信号、Tbl はフラッディング IP アドレスの集合を表す.

図 15から分かる通り、それぞれのサブモジュール での一連の処理を表す遷移 (イベント系列) は高々3 つの遷移 (イベント) からなる. 各イベント系列はそ のイベント系列の全ての遷移を実行後に初期状態に 戻る. 各サブモジュールは独立に動作しており、パ イプライン処理可能である. 原則1つの遷移を実行 するために必要なクロック数は1クロックとしてい る. よって1秒間に処理できるパケット数は全体の クロック周波数が12.45MHz で、遷移数がたかだか 3遷移なので、12.45(MHz) / 3 = 415 万パケット/s の処理が可能である. ただし、実際にはパケット分 割処理や、カウント処理などにおいて付加的な作業 が追加される場合もある. しかしそのような場合、 例えば、イベント系列全体で10遷移かかるような 場合でも、12.45(MHz) / 10 > 100 万パケット/sの 処理が可能である.

5.3 閾値の妥当性

次に閾値の妥当性について考察してみる. IPフ ラッディング検出モジュールもSYNフラッド検出 モジュールも取得したパケットのIPアドレスの一 部からそのビットパターンに応じて各々のカウンタ モジュールにパケット情報を渡し,カウント処理を 行っている.カウンタモジュールは担当するビット パターンのパケット数がある値(閾値)を越えた段 階でフラッディングとみなす.そこで100万パケッ ト/sのトラフィックにおいてカウンタ1個あたり処 理しなければならないパケット数とその閾値の関 係について考察する.

フラッディング検出モジュールで,例えば,通常 100万パケット/sのトラフィックで8万パケット/sの フラッディングを検出したい場合を考える.この場 合,IPアドレスをパーティションサイズ4ビットで 8個パーティションに区切り,各パーティションごと にIP_COUNTERモジュールでビットパターンをカ ウントする場合,それぞれのIP_COUNTERに100 万/16 = 6.3万パケット/sの入力がある.入力される 一方, 例えば8ビットずつ4個のIP_COUNTER を利用すると, 1個のIP_COUNTER あたり100万 /256 = 3,906パケット/sとなるので, 閾値を1万程 度に設定すると, ビットパターンの偏りに関わら ず必ずフラッディングを検出できる.ただし,そ の場合, IP_COUNTER中のBitCounterの総数は 256*4 = 1024個となり, 回路サイズがBitCounter の総数に応じて増大する.

次にSYNフラッド検出モジュールについて 考える.インターネットバックボーンを流れる SYN+ACK,ACKパケットの量は最大で5%程度で あることが分かっている[10].つまり上記のよう なトラフィックを考える場合,SYNフラッド検出モ ジュールは最大で5万パケット/sの処理を行なわな ければならない.またSYNフラッドは攻撃したい ホストに対して500パケット/s 程度送信すればよ いことが分かっている[10].

このため,例えば,SYN_COUNTERモジュール を7bitにしてカウント処理を行う場合,カウンタ数 は128個であり,1カウンタあたり処理しなければ ならないパケット数は5万パケット/128=391パ ケット(平均値)となる.上記同様,IPアドレスに最 大で50%の変動があると仮定すると,各カウンタは 391±50%=200~600パケット/sの入力があると 考えられる.この場合,カウンタの閾値を650程度 に設定すると,あるホストに対して500パケット/s の攻撃用のSYN+ACKパケットが送られた場合で も,そのことを検出できる.各SYN_COUNTERモジュールを8bitに設定すると,250パケット/s程度 の攻撃用SYN+ACKパケットの検出に利用できる. 表4にSYN_COUNTERモジュールのビット幅と回 路面積,回路スピードの関係について記載する.

5.4 回路構成の変更への対処

前節ではパーティションサイズの変化による合 成回路のサイズと処理能力について述べた.パー ティションサイズの変更が必要な場合,EFSMの数 もそれに応じて変更しなければならない.

文献 [12, 13] では,LOTOS のあるサブクラスから 並行同期 EFSM 群への変換法を提案しており、その サブクラスでは、動的にプロセスを生成するような 仕様を記述できる. ただし、生成される最大プロセ ス数はガードで制限されなければならない. (例え ばガード式 [x < C] - > P で表せる. ただし、Cは 定数).

本サブクラスを用いることで、IPフラッディン グ検出回路において、何ビットずつアドレスを特定 するか、AND回路のfan-inを少なくするため、取得 したIPアドレスのカウンタ処理を行なうEFSMへ の分配を何段で行なうかなどの値をパラメタ化し、 動的に必要なプロセスを生成するような仕様を記 述し、並行同期EFSM群モデルにおける固定数の EFSM群に変換できる.以上の方法により、仕様中 のパラメタを変更するだけで、最終的な回路構成を 変更できるため、様々なネットワーク環境に適した モニタ回路を容易に合成することができる.

6 まとめ

本稿では、DoS 攻撃を検出する回路の提案と実装 法について説明した.また、本手法を用いて生成さ れた FPGA 回路は毎秒100万パケット以上のパケッ トを処理し、DoS 攻撃を検出することが可能であり、 面積・速度共に実用上問題ないことを確認した.

また、このDoS 攻撃検出回路は大量のパケット をリアルタイムに監視をし、そのモニタリングの処 理速度はギガビットイーサネットなどの高速ネット ワーク上でも処理可能な速度である.そのため、こ の手法を用いて同様の高速ネットワーク上で動作す るネットワークモニタのプリミティブを表す FPGA 回路を作成することも可能である.

我々はさまざまな種類のDoS 攻撃を検出するた めの基本モジュールの開発を行なっている. このよ うな基本モジュールを我々の自動合成ツールに組み 込むことによって, さまざまなタイプのDoS 攻撃を 検出することができると考えられる.本稿で紹介し たネットワークモニタを実際にインターネットバッ クボーンに接続し, パケットをモニタリングするこ とが今後の課題である.

参考文献

- [1] A. S. Tanenbaum: "Computer Networks, Third Edition". Prentice-Hall Inc. (1996).
- [2] S. Yagi, T. Ogura, T. Kawano, M. Maruyama and N. Takahashi: "METAMONI-TOR: An Adaptive Network-traffic Monitor", Journal of Information Processing Society of Japan, Vol.41, No.2, pp. 444-451 (2000) (in Japanese).
- [3] Z. D. Ditta, J. R. Cox Jr and G. M. Parulkar: "Design of the APIC: A High Performance ATM Host-Network Interface Chip", Proc. of IEEE INFOCOM'95, pp. 179-187 (1995).
- [4] J. Apisdorf, K. Claffy and K. Thompson: "OC3MON:Flexible, Affordable, High-Performance Statistics Collection", Proc. of INET'97 (1997), http://www.isoc.org/isoc/whatis/conferences/ inet/97/proceedings/F1/F1_2.HTM

- [5] K. Claffy, G. J. Miller and K. Thompson: "The Nature of the Beast Recent Traffic Measurements from an Internet Backbone", Proc. of INET'98 (1998), http://www.caida.org/outreach/papers/Inet98/
- [6] L. Garber: "Denial-of-Service Attacks Rip the Internet", Proc. of IEEE Computer, pp. 12-17 (2000).
- [7] V. Paxson: "Bro: A System for Detecting Network Intruders in Real-Time", Computer Networks, Vol. 31, No.23-24, pp. 2435-2463 (1999).
- [8] K. Park and H. Kee: "On the Effectiveness of Route-Based Packet Filtering for Distributed DoS Attack Prevention in Power-Law Internets", Proc. of ACM SIGCOM-M2001, pp. 15-26 (2001).
- [9] Glenn Mansfield et. al: "Towards Trapping Wily Intruders in the Large", Computer Networks, Vol. 34, pp. 659-670 (2000).
- [10] D. Moore, G. M. Voelker and S. Savage: "Inferring Internet Denial-of-Service Activity", USENIX Security Symposium (2001).
- [11] A. Kitajima, K. Yasumoto, T. Higashino and K. Taniguchi: "A Method to Convert Concurrent EFSMs with Multi-Rendezvous into Synchronous Sequential Circuit", IE-ICE Trans. on Fundamentals, Vol. E81-A, No. 4, pp. 566 – 575 (1998).
- [12] K. Yasumoto, A. Kitajima, T. Higashino and K. Taniguchi: "Hardware Synthesis from Protocol Specifications in LOTOS", Proc. of Joint Intl. Conf. on 11th Formal Description Techniques and 18th Protocol Specification, Testing, and Verification (FORTE/PSTV'98), pp. 405-420 (1998).
- [13] H. Katagiri, M. Kirimura, K. Yasumoto, T. Higashino and K. Taniguchi: "Hardware Implementation of Concurrent Periodic EF-SMs", Proc. of Joint Intl. Conf. on 13th Formal Description Techniques and 20th Protocol Specification, Testing, and Verification (FORTE/PSTV'2000), pp. 285-300 (2000).
- [14] ISO : "Information Processing System, Open Systems Interconnection, LOTOS - A Formal Description Technique Based on the Temporal Ordering of Observational Behavior", ISO 8807 (1989).
- [15] H. Katagiri, K. Yasumoto, A. Kitajima, T. Higashino and K. Taniguchi: "Hardware Implementation of Communication Protocols Modeled by Concurrent EFSMs with Multi-Way Synchronization", 37th IEEE/ACM Design Automation Conference (DAC'2000), pp. 762-767 (2000).
- [16] SYNOPSYS, Inc. http://www.synopsys.com

: